网页客服,欢迎咨询
联系我们
      工作时间
  • 周一至周五:09:00-17:30
  • 周六至周日:10:00-16:00
模拟芯片,也能3D堆叠了
2024-10-19 19:06:32 50
  • 收藏
  • 管理

    (原标题:模拟芯片,也能3D堆叠了)

    如果您希望可以时常见面,欢迎标星收藏哦~

    来源:内容来自eetimes.jp,谢谢。

    Nisshinbo Micro Devices 和 Oki Electric Industries (OKI) 已成功将模拟 IC 薄化至几微米,并进行三维堆叠。目标是2026年实现量产。

    日清纺微器件公司和冲电气工业公司 (OKI) 于 2024 年 10 月 17 日宣布,他们已成功将模拟 IC 制作成薄膜并进行三维集成(分层)。同日举行新闻发布会解释详情。该技术利用了Nisshinbo Microdevice的“局部屏蔽技术”和冲电气的“CFB(晶体薄膜接合)”,目标是在2026年实现量产。


    新闻发布会上展示的演示样品。它是由两个2通道运算放大器IC堆叠而成,在说明会上也进行了其操作演示

    将模拟 IC“粘贴”到模拟 IC 之上

    两家公司宣布的技术涉及剥离内置于晶圆功能层中的模拟 IC,并将其粘合到已形成另一个模拟 IC 的晶圆上。这个想法是将模拟 IC 粘贴在模拟 IC 的顶部。剥离后的模拟IC非常薄,仅约5μm厚。

    OKI的专有技术CFB用于剥离薄膜模拟IC(薄膜模拟IC)并将其粘合到另一个晶圆上。CFB 涉及剥离半导体器件的功能层并将它们粘合到不同材料的基板上。由于利用分子间力进行粘合,因此不需要粘合剂或特殊设备。CFB技术也被用于垂直GaN功率器件的开发。


    堆叠薄膜模拟 IC 的图像 来源:OKI/Nisshinbo Micro Devices


    堆叠模拟 IC 的横截面图 来源:OKI/Nisshinbo Micro Devices

    局部屏蔽还解决了串扰问题

    薄膜模拟 IC 非常薄,厚度约为 5 μm。结果,上下模拟IC彼此靠近,产生串扰噪声。串扰会增加高电源电压下的功耗,并在工作波形中产生噪声。


    串扰发生的机理 来源:OKI/Nisshinbo Micro Devices

    Nisshinbo Micro Devices 通过应用独特的“局部屏蔽”技术抑制了这种串扰。通过形成铝屏蔽膜并将其夹在上下模拟IC之间,可以抑制静电感应并防止串扰。然而,如果整个表面被屏蔽,则出现半导体元件和屏蔽之间的寄生电容增大的问题。由于除非对寄生电容进行充电,否则无法进行下一个操作,因此电路操作变慢。

    因此,通过在局部而不是在整个表面上形成屏蔽,我们成功地最小化了寄生电容并抑制了串扰的发生。Nisshinbo Micro Devices 表示,当使用引线键合操作堆叠的模拟 IC 时,“在不增加功率的情况下获得了理想的特性。”没有产生噪音。

    Nisshinbo Microdevice AT 生产技术部专业部门经理 Toshihiro Ogata 博士表示:“在决定在何处应用局部屏蔽时,我们利用了我们在高精度运算放大器技术方面积累的专业知识。我不能透露任何事情,但有一定的规则。”


    左 = 局部屏蔽应用图像 / 右 = 操作验证结果 来源:OKI/Nisshinbo Micro Devices

    可以与遗留流程重新连接

    由于薄膜模拟 IC 非常薄,因此可以使用标准半导体光刻对其进行重新布线。一个主要优点是可以应用传统工艺,而不是使用尖端、昂贵的设备,例如使用 TSV(硅通孔)的 3D 集成。

    这次,冲电气使用 CFB 将薄膜模拟 IC 粘合到玻璃基板上,并使用光刻技术成功重新布线。OKI将CFB工艺和重新布线工艺相结合的技术称为“薄膜小芯片技术”,并热衷于将其应用于集成各种半导体器件的异构集成。


    堆叠模拟 IC 可以使用光刻技术重新布线 来源:OKI/Nisshinbo Micro Devices

    此外,CFB还可以将多个薄膜模拟IC旋转90度堆叠在一起。如果通过一次旋转 90 度来堆叠各层,则焊盘不会重叠,因此您可以拉出键合线。


    还可以旋转和堆叠相同的模拟 IC。插图中提到“最多 4 层”,因为这意味着最多可以堆叠 4 层(90 度 x 4 = 360 度),而焊盘不会重叠,并且不受任何技术限制 来源:OKI。/日清纺微器件


    新闻发布会上展示的演示样品。展出的器件包括使用 CFB 技术粘合到玻璃基板上的器件、粘合到玻璃基板上然后重新布线的器件以及将运算放大器 IC 堆叠在晶体管顶部的器件


    展示堆叠模拟 IC 实际工作原理的演示。左边的是两个2通道运算放大器IC的堆叠,如一开始所示。信号发生器产生的信号被输入到两个IC中的每一个,并且显示了由运算放大器IC放大的输出信号的波形(右)。无串扰噪声,波形干净

    考虑许可等商业模式

    至于商业模式,日清纺织将负责前端流程。此时,需要进行成膜工艺,以利用CFB技术将功能层上形成的模拟IC剥离。OKI接收上层模拟IC和下层模拟IC晶圆,并使用CFB技术将它们剥离和粘合(层压)。之后,Nisshinbo Micro Devices 进行后处理。

    不过,未来两家公司将探索所有可能的形式,包括提供技术作为许可、日清纺微设备和冲电气之间形成三向合作,以及通过合作伙伴关系进行制造。


    假设的商业模式 资料来源:OKI/Nisshinbo Micro Devices

    首先,我们的目标是在 2026 年底前使用 Nisshinbo Micro Devices 拥有的现有工艺批量生产该产品。虽然目前尚未决定具体产品,但可以组合各种模拟IC。“我想尝试集成各种低端模拟IC”(Nisshinbo Micro Devices)

    随着自动驾驶和 ADAS(高级辅助驾驶系统)中传感器数量的增加,对处理传感器信号的模拟 IC 的需求也在增加。全球模拟IC市场预计将从2023年的12万亿日元增长到2028年的17万亿日元,复合年增长率为7.3%。与此同时,为了实现模拟IC的进一步小型化和更高性能,人们越来越需要提高集成度。

    然而,集成模拟 IC 存在许多挑战。模拟IC可应对20V、30V等高电压,因此,因小型化而降低耐压,通常会导致特性变差(无法应对高电压)。而且,许多模拟IC都是低端产品,不值得投入巨额资金并安装尖端制造设备。即使像逻辑半导体一样堆叠,模拟 IC 的厚度也存在限制,因此很难将其安装在需要薄型的封装中。这样,同时使用前端和后端方法来集成模拟 IC 就变得很困难。为此,两家公司现在正在努力使遗留流程的集成成为可能。


    集成模拟 IC 的挑战 资料来源:OKI/Nisshinbo Microdevices

    Ogata 先生强调:“我们最大的成就是实现了难以堆叠的 IC 的集成。” Nisshinbo Microdevices 总裁兼首席执行官 Keiichi Yoshioka 表示:“这一成果将为模拟 IC 带来进一步的发展,并将为半导体的异构集成做出巨大贡献。”

    https://eetimes.itmedia.co.jp/ee/articles/2410/18/news138.html

    半导体精品公众号推荐

    专注半导体领域更多原创内容

    关注全球半导体产业动向与趋势

    *免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。

    今天是《半导体行业观察》为您分享的第3920内容,欢迎关注。

    『半导体第一垂直媒体』

    实时 专业 原创 深度

    公众号ID:icbank

    喜欢我们的内容就点“在看”分享给小伙伴哦



    上一页:Nordic宣布:收购一家UWB芯片公司! 下一页:美国大力投资芯片封装
    全部评论(0)